

SHIZUKUISHI, M.

0649-0923P

10/715.476

Birch Stewart Kulasch

Inc + Birch LLP

703-205-8000P

日 本 国 特 許
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application: 2 0 0 2 年 1 2 月 2 日


出 願 番 号
Application Number: 特 願 2 0 0 2 - 3 4 9 9 2 1
[ST. 10/C]: [J P 2 0 0 2 - 3 4 9 9 2 1]

出 願 人
Applicant(s): 富士フイルムマイクロデバイス株式会社
富士写真フイルム株式会社

2 0 0 3 年 1 2 月 1 9 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



出証番号 出証特 2 0 0 3 - 3 1 0 5 4 9 3

【書類名】 特許願

【整理番号】 P-42591

【提出日】 平成14年12月 2日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/14

【発明者】

 【住所又は居所】 宮城県黒川郡大和町松坂平1丁目6番地 富士フイルム
 マイクロデバイス株式会社内

 【氏名】 雫石 誠

【特許出願人】

 【識別番号】 391051588

 【氏名又は名称】 富士フイルムマイクロデバイス株式会社

【特許出願人】

 【識別番号】 000005201

 【氏名又は名称】 富士写真フイルム株式会社

【代理人】

 【識別番号】 100105647

 【弁理士】

 【氏名又は名称】 小栗 昌平

 【電話番号】 03-5561-3990

【選任した代理人】

 【識別番号】 100105474

 【弁理士】

 【氏名又は名称】 本多 弘徳

 【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100108589

【弁理士】

【氏名又は名称】 市川 利光

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100115107

【弁理士】

【氏名又は名称】 高松 猛

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100090343

【弁理士】

【氏名又は名称】 栗宇 百合子

【電話番号】 03-5561-3990

【手数料の表示】

【予納台帳番号】 092740

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0003489

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 MOS型イメージセンサ及びデジタルカメラ

【特許請求の範囲】

【請求項1】 半導体基板表面にアレイ状に配設された複数の光電変換領域を含むMOS型イメージセンサであって、前記光電変換領域の個々の内側が夫々複数の異なる分光感度の光電変換信号を出力する複数の区画に面分割され、且つ、前記の各区画に接続される周辺回路が前記光電変換領域の周辺部に配置されることを特徴とするMOS型イメージセンサ。

【請求項2】 請求項1に記載のMOS型イメージセンサであって、前記半導体基板表面は、1つ1つの前記光電変換領域に対応して1つ1つの開口部を有する遮光膜によって覆われていることを特徴とするMOS型イメージセンサ。

【請求項3】 請求項2に記載のMOS型イメージセンサであって、前記開口の直径または対角線寸法が入射光の波長より大きく前記光電変換領域の直径または対角線寸法より小さいことを特徴とするMOS型イメージセンサ。

【請求項4】 請求項2または請求項3に記載のMOS型イメージセンサであって、1つの前記開口部に対応して1つのマイクロレンズを設けたことを特徴とするMOS型イメージセンサ。

【請求項5】 請求項1乃至請求項4のいずれか1項に記載のMOS型イメージセンサであって、前記光電変換領域を面分割した各区画の各々から光電変換信号が順次読み出されることを特徴とするMOS型イメージセンサ。

【請求項6】 請求項5に記載のMOS型イメージセンサであって、各区画から読み出される光電変換信号は共通の信号線に出力されることを特徴とするMOS型イメージセンサ。

【請求項7】 請求項1乃至請求項6のいずれか1項に記載のMOS型イメージセンサであって、少なくとも1つの前記区画の分光感度は、各区画上方に配置したカラーフィルタによって決定されることを特徴とするMOS型イメージセンサ。

【請求項8】 請求項1乃至請求項7のいずれか1項に記載のMOS型イメージセンサであって、前記光電変換領域の少なくとも1つの前記区画の分光感度

は、該区画の深さ方向の不純物分布によって決定されることを特徴とするMOS型イメージセンサ。

【請求項9】 請求項1乃至請求項6のいずれか1項に記載のMOS型イメージセンサであって、少なくとも1つの前記区画の分光感度は、該区画の上方に配置したカラーフィルタと、該区画の深さ方向の不純物分布によって決定されることを特徴とするMOS型イメージセンサ。

【請求項10】 請求項8または請求項9に記載のMOS型イメージセンサであって、前記区画は、N型の半導体基板に設けられたPウェル層と、該Pウェル層に形成されたN型不純物層とを備え、前記Pウェル層の深さと前記N型不純物層の深さとを変えることで前記区画の分光感度を決定することを特徴とするMOS型イメージセンサ。

【請求項11】 請求項10に記載のMOS型イメージセンサであって、青色の分光感度を持つ前記区画のN型不純物層の深さ、緑色の分光感度を持つ前記区画におけるN型不純物層の深さ、赤色の分光感度を持つ前記区画におけるN型不純物層の深さが、順に深く形成されていることを特徴とするMOS型イメージセンサ。

【請求項12】 請求項10または請求項11に記載のMOS型イメージセンサであって、青色の分光感度を持つ前記区画のPウェル層の深さ、緑色の分光感度を持つ前記区画におけるPウェル層の深さ、赤色の分光感度を持つ前記区画におけるPウェル層の深さが、順に深く形成されていることを特徴とするMOS型イメージセンサ。

【請求項13】 請求項1乃至請求項12のいずれか1項に記載のMOS型イメージセンサであって、個々の前記光電変換領域は、赤色の分光感度を持つ区画、緑色の分光感度を持つ区画、青色の分光感度を持つ区画の少なくとも3つの区画に面分割されていることを特徴とするMOS型イメージセンサ。

【請求項14】 請求項1乃至請求項7のいずれか1項に記載のMOS型イメージセンサであって、個々の前記光電変換領域は、イエローの分光感度を持つ区画、シアン色の分光感度を持つ区画、マゼンタの分光感度を持つ区画、グリーンの分光感度を持つ区画の少なくとも4つの区画に面分割されていることを特徴と

するMOS型イメージセンサ。

【請求項15】 請求項1乃至請求項13のいずれか1項に記載のMOS型イメージセンサであって、個々の前記光電変換領域は、赤色の分光感度を持つ区画、緑色の分光感度を持つ区画、青色の分光感度を持つ区画、波長520nm付近にピークを持つ分光感度を持つ区画の少なくとも4つの区画に面分割されていることを特徴とするMOS型イメージセンサ。

【請求項16】 請求項15に記載のMOS型イメージセンサであって、前記520nm付近にピークを持つ分光感度を有する区画から読み出した信号により処理を行い等色関数に近似した色再現を行うことを特徴とするMOS型イメージセンサ。

【請求項17】 請求項1乃至請求項16のいずれか1項に記載のMOS型イメージセンサであって、隣接する前記光電変換領域間で同一分光感度を持つ区画の配置が異なるものを含むことを特徴とするMOS型イメージセンサ。

【請求項18】 請求項1乃至請求項17のいずれか1項に記載のMOS型イメージセンサであって、前記光電変換領域内の前記区画のうち少なくとも1つの区画の面積が他の区画の面積と異なることを特徴とするMOS型イメージセンサ。

【請求項19】 請求項18に記載のMOS型イメージセンサであって、前記光電変換領域内における各区画の面積は、前記分光感度の単位面積当たりの相対的な大きさと逆比例の関係にあることを特徴とするMOS型イメージセンサ。

【請求項20】 パッシブ型であることを特徴とする請求項1乃至請求項19のいずれかに記載のMOS型イメージセンサ。

【請求項21】 アクティブ型であることを特徴とする請求項1乃至請求項19のいずれかに記載のMOS型イメージセンサ。

【請求項22】 請求項1乃至請求項21のいずれかに記載のMOS型イメージセンサを搭載したことを特徴とするデジタルカメラ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は単板式のMOS型イメージセンサとこのMOS型イメージセンサを搭載したデジタルカメラに関する。

【0002】

【従来の技術】

図19(a)は、従来の単板式CMOSイメージセンサの平面概念図である。このイメージセンサ1は、センサ表面に二次元アレー状に配置した多数のフォトダイオード2を有し、各フォトダイオード2の表面に対し3種類あるいは4種類の異なる分光特性を有するマイクロカラーフィルタ（図示の例では、R、G、Bの三原色のマイクロカラーフィルタを設けている。）をモザイク状に配置したものが知られている。

【0003】

マイクロカラーフィルタは、大別して、原色系（R、G、B）あるいは補色系（G、Ye、Cy、Mg）の2種類があり、また配列方法によって、ストライプパターン、ベイヤーパターン（USP3,971,065：特許文献1）などが提案されている。

【0004】

しかし、各フォトダイオードが二次元平面上に離散的に分布していること、及び、個々のフォトダイオードが3種類ないし4種類の異なる分光感度の一つに対応していることにより、次のような問題がある。

【0005】

(1) フォトダイオードの配列ピッチにより決定されるナイキスト周波数よりも高い空間周波数を有する画像がカラー固体撮像装置に投影されると、この高い空間周波数成分は低域側に折り返され、いわゆるモアレと呼ばれる偽信号を発生し、撮影した画像の画質を劣化させる。

【0006】

(2) 異なる分光感度を有するカラーフィルタが二次元平面上の異なる場所の信号に対応し、また各色フィルタの分布パターンにより、各色のナイキストドメイン（空間周波数分布）が一致しない。その結果、いわゆる偽色や色モアレと呼ばれる現象を引き起こし、撮影した画像の画質を劣化させる。

【0 0 0 7】

そこで従来から、モアレを低減する方法の一つとして、光学的ローパスフィルタ（OLPF）を集光光学系（レンズ系）とイメージセンサとの間に挿入する方法が採用されている。この方法を用いることにより、高い空間周波数成分が減衰し、モアレが改善される。

【0 0 0 8】

しかしながら、光学的ローパスフィルタを用いたモアレ改善効果は不十分であり、また、水晶板等の複屈折光学材料を組み合わせる光学的ローパスフィルタを構成するため、イメージセンサを保護するパッケージに光学的ローパスフィルタを取り付けた構造においては、パッケージが受ける機械的ストレスによって、光学的ローパスフィルタが破壊され易く、また製造コストもアップしてしまうという問題がある。

【0 0 0 9】

その一方で、近年のイメージセンサは、フォトダイオードのサイズの微細化、即ち高画素化が進展し、解像度が飛躍的に向上している。フォトダイオードの配列ピッチの微細化によりナイキスト周波数も高周波化し、このため、原理的にモアレの発生が抑制される傾向にある。

【0 0 1 0】

しかし、1チップ上に数100万画素という多数のフォトダイオードを集積化するため、次の様な別の問題が顕在化してきている。

【0 0 1 1】

フォトダイオードその他周辺回路上の全体には、個々のフォトダイオード上方に夫々開口を有する遮光膜が積層されている。図19（b）は、図19（a）の点線bで示す4画素分の遮光膜を示す平面図であり、遮光膜3には、各フォトダイオード2対応に開口3aを有する。開口3aの開口寸法は、フォトダイオードの微細化に伴って同時に微細化されるが、例えば $1\mu\text{m}$ 以下の開口寸法になると、入射光の波長によってはこの開口を通過するときに光強度が大きく減衰してしまう。従って、例えば、赤色（R）の光の波長は約 $0.650\mu\text{m}$ であるため、開口寸法が $1\mu\text{m}$ 以下になると、波動光学的効果を考慮する必要が

出てくる。

【0012】

そのため、各色毎に離散した従来のフォトダイオードの配置のままフォトダイオードの微細化を図ると、半導体基板に形成するフォトダイオードや読出回路の微細化と同時に、オンチップの集光光学系（マイクロレンズ、カラーフィルタ、遮光膜開口）の微細化が必須となり、波動光学的効果により受光部に入る光の強度が大幅に低下し、明るい被写体を撮像しても感度が十分に得られないという問題が生じる。

【0013】

図20（a）は、従来のCMOSイメージセンサの断面図である。半導体基板の表面にフォトダイオード2が形成されており、その上方に遮光膜3が形成され、更にその上方に、R、G、B等のカラーフィルタ4が形成され、その上にマイクロレンズ（トップレンズ）5が形成される。各フォトダイオード2の脇には周辺回路部6が設けられ、この周辺回路部6は、遮光膜3によって遮光される。

【0014】

図20（b）は、1つのフォトダイオード及びその周辺回路の等価回路を示す図である。フォトダイオード2には、ソースフォロアアンプを構成するトランジスタ6aやリセットゲートを構成するトランジスタ6b等が接続され、これらがフォトダイオード2の周辺に形成される。

【0015】

CMOSイメージセンサの場合、各フォトダイオード2に対するX、Yアドレス線や電源線、リセット信号線などの配線電極を、フォトダイオード2の上方且つフォトダイオード2の受光面を避けた位置に形成する必要があるため、これらの配線電極はフォトダイオードの各受光面を避けて格子状に敷設される。

【0016】

しかし、同一平面上で全ての配線電極を電氣的に非接触に敷設することができないため、図示の例では、信号線6、7、8として示す様に信号線配置を3層構造としている。これらの信号線6、7、8間は層間絶縁膜によって分離されるため、フォトダイオード2の表面からトップレンズ5までの距離aは長くなってし

まい、しかもこの距離 a は、高画素化が進んでも短くすることができないため、マイクロレンズ 5 の入射光は、高画素化が図られたイメージセンサほど狭い通路を通過して各フォトダイオード 2 に至ることになる。

【0017】

その一方で、CMOS イメージセンサの受光領域中央部と周辺部において、感度や色再現性が異なる現象が発生する。いわゆる（輝度，色）シェーディングと呼ばれる現象である。特に、集光光学（カメラレンズ）系が小型化し、焦点距離が短くなるに従って、入射光の入射角度が受光領域の中心付近と周辺部とで差が大きくなることによる感度変動が無視できなくなっている。

【0018】

この問題を改善するには、

（イ）マイクロレンズ 5 の配置を周辺部に行くに従って中心方向に所定量ずらす。

（ロ）マイクロレンズ（トップレンズ）5 の下に、さらにマイクロレンズ（層内レンズ）を設け、一度トップレンズで集光した光を、再度、層内レンズで各フォトダイオードに位置合わせし、集光させる。

（ハ）周辺信号処理回路（外部回路）において、電氣的に感度変動を補正する。

【0019】

上記の（イ）（ロ）の改善手段は、フォトダイオードの微細化に伴い、高精度なマイクロレンズ形状とその配置位置制御が困難になってきており、採用するのが難しい状況になっている。また、CMOS イメージセンサでは、多層配線 6，7，8 と層間絶縁膜の存在により層内レンズの形成が極めて困難である。更に、上記（イ）（ロ）（ハ）のいずれの対策においても、レンズ系が異なると（例えばデジタルスチルカメラのレンズ系と携帯電話機搭載カメラのレンズ系とで）、シェーディングの現われ方が異なり、適用する撮像システム毎に設計変更が必要になる。

【0020】

このような問題を有する従来のカラー固体撮像装置に対し、米国特許第 596

5875号公報(特許文献2)では、青色検出用、緑色検出用、赤色検出用の各フォトダイオードを、半導体基板の深さ方向に重ねあわせて形成したCMOSイメージセンサを提案している。このCMOSイメージセンサは、IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.ED-15,NO.1,JANUARY 1968 の“A Planar Silicon Photosensor with an Optimal Spectral Response for Detecting Printed Material” PAUL A.GARY and JOHN G.LINVILL(非特許文献1)に記載されている原理、すなわち、フォトダイオードのPN接合の半導体基板表面からの深さによって、各フォトダイオードの光電変換特性が波長依存性(分光感度)を持つという原理を利用している。

【0021】

【特許文献1】

米国特許第3971065号明細書

【特許文献2】

米国特許第5965875号明細書

【非特許文献1】

IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.ED-15,NO.1,JANUARY 1968 の“A Planar Silicon Photosensor with an Optimal Spectral Response for Detecting Printed Material” PAUL A.GARY and JOHN G.LINVILL

【0022】

【発明が解決しようとする課題】

上述した特許文献2のCMOSイメージセンサは、各画素即ちフォトダイオードの深さ方向の光吸収と可視光波長が対応関係にあることを利用するものであり、各色(R, G, B等)毎にナイキストドメインが異ならないため、偽色や色モアレが生じにくいと考えられる。

【0023】

しかし、シリコン基板に入射した光の深さ方向における光電変換効率の波長依存性によって各色成分の分光スペクトルを決め、しかも、これらの波長の異なる光に対応したフォトダイオード構造に対しそれぞれオーミックコンタクトを設けて電気信号を直接外部に読み出す構造のため、相対的にフォトダイオードの受光

部面積が減少し、また、素子表面の X, Y 方向に多層の金属配線を設ける必要があるなどの問題がある。

【0024】

本発明の目的は、偽信号（モアレ）や偽色の発生を抑えた高感度、高解像度且つ忠実な色再現を可能にする安価な単板式の MOS 型イメージセンサ及びこの MOS 型イメージセンサを搭載したデジタルカメラを提供することにある。

【0025】

【課題を解決するための手段】

上記目的を達成する本発明の MOS 型イメージセンサは、半導体基板表面にアレイ状に配設された複数の光電変換領域を含む MOS 型イメージセンサであって、前記光電変換領域の個々の内側が夫々複数の異なる分光感度の光電変換信号を出力する複数の区画に面分割され、且つ、前記の各区画に接続される周辺回路が前記光電変換領域の周辺部に配置されることを特徴とする。

【0026】

この構成により、異なる分光感度を有する区画が二次元表面上で近接配置された状態となり、偽信号や偽色の発生が抑制され、高感度、高解像度の色再現性の優れた画像データを得ることができ、また、この MOS 型イメージセンサを安価に製造可能となる。

【0027】

更に、本発明の MOS 型イメージセンサの前記半導体基板表面は、1つ1つの前記光電変換領域に対応して1つ1つの開口部を有する遮光膜によって覆われていることを特徴とする。

【0028】

この構成により、各区画の微細化を図っても遮光膜の開口部を入射光の波長より大きくすることができ、遮光膜やマイクロレンズの製造が容易となり且つ感度の良好な画像を撮像することが可能となる。

【0029】

更に、本発明の MOS 型イメージセンサの前記開口の直径または対角線寸法が入射光の波長より大きく前記光電変換領域の直径または対角線寸法より小さいこ

とを特徴とする。

【0030】

この構成により、入射光が各区画の光電変換部まで容易に到達し、感度の高い画像信号を得ることが可能となる。

【0031】

更に本発明のMOS型イメージセンサは、1つの前記開口部に対応して1つのマイクロレンズを設けたことを特徴とする。

【0032】

この構成により、入射光の利用効率が向上し、また、マイクロレンズの製造が容易となる。

【0033】

更に本発明のMOS型イメージセンサでは、前記光電変換領域を面分割した各区画の各々から光電変換信号が順次読み出されることを特徴とする。

【0034】

この構成により、読み出しの信号配線数を減らすことができる。

【0035】

更に本発明のMOS型イメージセンサでは、各区画から読み出される光電変換信号は共通の信号線に出力されることを特徴とする。

【0036】

この構成により、更に信号配線数や周辺回路規模が減り、半導体のチップ面積に占める光電変換部分の割合を高めることができる。

【0037】

更に本発明のMOS型イメージセンサでは、少なくとも1つの前記区画の分光感度が、各区画上方に配置したカラーフィルタによって決定されることを特徴とする。

【0038】

この構成により、分光感度の設定が容易となり、所望の分光特性を得ることが容易となる。

【0039】

更に本発明のMOS型イメージセンサでは、前記光電変換領域の少なくとも1つの前記区画の分光感度が、該区画の深さ方向の不純物分布によって決定されることを特徴とする。

【0040】

この構成により、カラーフィルタを用いずにカラーのMOS型イメージセンサを形成可能となる。

【0041】

更に本発明のMOS型イメージセンサでは、少なくとも1つの前記区画の分光感度が、該区画の上方に配置したカラーフィルタと、該区画の深さ方向の不純物分布によって決定されることを特徴とする。

【0042】

この構成により、カラーフィルタの分光特性と不純物分布により決まる分光特性を組み合わせた分光特性を利用するため、カラーフィルタを用いた区画の分光特性が良くなり、MOS型イメージセンサで撮像したカラー画像の色再現性が向上する。

【0043】

更に本発明のMOS型イメージセンサでは、前記区画が、N型の半導体基板に設けられたPウェル層と、該Pウェル層に形成されたN型不純物層とを備え、前記Pウェル層の深さと前記N型不純物層の深さとを変えることで前記区画の分光感度を決定することを特徴とする。

【0044】

この構成により、カラーフィルタを用いずとも分光感度の異なる区画を形成でき、製造プロセスを簡略化でき、製造歩留まりが向上する。

【0045】

更に本発明のMOS型イメージセンサでは、青色の分光感度を持つ前記区画のN型不純物層の深さ、緑色の分光感度を持つ前記区画に設けたN型不純物層の深さ、赤色の分光感度を持つ前記区画に設けたN型不純物層の深さが、順に深く形成されていることを特徴とする。

【0046】

この構成により、MOS型イメージセンサの半導体基板に入射する光を、波長の長さすなわち半導体基板への侵入深さによって区別して検出可能となる。

【0047】

更に本発明のMOS型イメージセンサでは、青色の分光感度を持つ前記区画のPウェル層の深さ、緑色の分光感度を持つ前記区画におけるPウェル層の深さ、赤色の分光感度を持つ前記区画におけるPウェル層の深さが、順に深く形成されていることを特徴とする。

【0048】

この構成により、各分光感度の長波長側の光によって発生した光電荷が基板に流出し、各分光特性の長波長側が減衰する。

【0049】

更に本発明のMOS型イメージセンサでは、個々の前記光電変換領域が、赤色の分光感度を持つ区画、緑色の分光感度を持つ区画、青色の分光感度を持つ区画の少なくとも3つの区画に面分割されていることを特徴とする。

【0050】

この構成により、原色系の色信号でなる撮像画像データをMOS型イメージセンサから読み出すことが可能となる。

【0051】

更に本発明のMOS型イメージセンサでは、個々の前記光電変換領域が、イエローの分光感度を持つ区画、シアンの分光感度を持つ区画、マゼンタの分光感度を持つ区画、グリーンの分光感度を持つ区画の少なくとも4つの区画に面分割されていることを特徴とする。

【0052】

この構成により、補色系の色信号でなる撮像画像データをMOS型イメージセンサから読み出すことが可能となる。

【0053】

更に本発明のMOS型イメージセンサでは、個々の前記光電変換領域が、赤色の分光感度を持つ区画、緑色の分光感度を持つ区画、青色の分光感度を持つ区画、波長520nm付近にピークを持つ分光感度を持つ区画の少なくとも4つの区

画に面分割されていることを特徴とする。

【0054】

この構成により、波長 520 nm 付近にピークを持つ分光感度を持つ区画から読み出された信号を用いて画像処理することで、色再現性の優れた撮像画像データを得ることが可能となる。

【0055】

更に本発明の MOS 型イメージセンサでは、前記 520 nm 付近にピークを持つ分光感度を有する区画から読み出した信号により処理を行い等色関数に近似した色再現を行うことを特徴とする。

【0056】

この構成により、人が見たカラー画像に近いカラー画像を得ることができる。

【0057】

更に本発明の MOS 型イメージセンサでは、隣接する前記光電変換領域間で同一分光感度を持つ区画の配置が異なるものを含むことを特徴とする。

【0058】

この構成により、モアレの発生を更に抑制可能となる。

【0059】

更に本発明の MOS 型イメージセンサでは、前記光電変換領域内の前記区画のうち少なくとも 1 つの区画の面積が他の区画の面積と異なることを特徴とする。

【0060】

この構成により、各区画の分光感度すなわち信号強度を揃えることができ、カラーバランスを最適化することが可能となる。

【0061】

更に本発明の MOS 型イメージセンサでは、前記光電変換領域内における各区画の面積は、前記分光感度の単位面積当たりの相対的な大きさと逆比例の関係にあることを特徴とする。

【0062】

この構成により、色毎の感度バランスが最適化され、良好な画像データを生成可能となる。

【0063】

更に本発明のMOS型イメージセンサは、パッシブ型またはアクティブ型であることを特徴とする。本発明のMOS型イメージセンサは、パッシブ型、アクティブ型を問わずに適用可能である。

【0064】

上記目的を達成する本発明のデジタルカメラは、上記のいずれかに記載のMOS型イメージセンサを搭載したことを特徴とする。

【0065】

この構成により、偽信号や偽色の発生が抑制され、高感度、高解像度の色再現性の優れた画像を撮像することができる。

【0066】**【発明の実施の形態】**

以下、本発明の一実施形態について、図面を参照して説明する。

【0067】**(第1の実施形態)**

図1は、本発明の第1実施形態に係る単板式カラーCMOSイメージセンサの模式図である。本実施形態に係るCMOSイメージセンサの受光面20を構成する半導体基板の表面には、詳細は後述する光電変換領域（以下、個々の光電変換領域を画素部という。）30が、この例では正方格子状に縦横に配列して形成されている。そして、各画素部30の内側は、複数の異なる分光感度を有する複数の区画（以下、各区画を小画素ともいう。）に面分割されている。

【0068】

受光面20の側部には垂直走査回路21及びタイミングジェネレータ22が設けられ、また、受光面20の垂直方向一端部にはノイズキャンセル回路23とデータラッチ回路24と水平走査回路25とが併設され、データラッチ回路24及び水平走査回路25の一側部に信号入力回路26が設けられ、他側部に出力回路27が設けられる。

【0069】

図2は、正方格子状に配列された各画素部30内の分光感度の配置例を示す図

であり、図3は、画素部30の1個分の拡大説明図である。この実施形態に係るCMOSイメージセンサの画素部30は、補色の4色カラーフィルタ（Cy, Ye, G, Mg）を用いて画像信号を取り込む構成になっており、本実施形態では、図3に示す様に、Cy用の小画素31と、Ye用の小画素32と、Mg用の小画素33と、G用の小画素34とを素子分離帯35のみで分離することで密接配置し、各小画素31, 32, 33, 34用のソースフォロアアンプ6やリセット回路等は、画素部30の周辺部に形成する。

【0070】

図3に示す黒枠線36aは、遮光膜の1つの開口を示しており、本実施形態では、各画素部30に対して夫々1つの開口が設けられ、画素部30を構成する4つの小画素31, 32, 33, 34の夫々に個別の開口を設けることはしていない。そして、各小画素31, 32, 33, 34用の周辺回路等6は画素部30の周辺部に配置され、1つの画素部30内の小画素31, 32, 33, 34間に設けることはしない。

【0071】

図4は、図3のIV—IV線断面図である。N型半導体基板40の表面にはPウェル層41が形成され、このPウェル層41の表面に、N型不純物層42, 43が形成されてPウェル層41との間で小画素（この例ではフォトダイオード）34, 33のPN接合が形成され、このPN接合部分に光が入射することで、N型不純物層42, 43に入射光量に応じた信号電荷が蓄積される。

【0072】

N型不純物層42, 43との間には高濃度P型不純物層（P⁺）領域でなる素子分離帯35で分離され、N型不純物層42, 43の素子分離帯35と反対側に周辺回路6が形成され、周辺回路6が設けられた半導体基板表面に、第1層の配線37aが敷設される。この周辺回路6及び第1層の配線37aの上部に遮光膜36が設けられ、周辺回路6に光が入射しないようになっている。尚、画素部30間は、LOCOS29によって素子分離される。

【0073】

各小画素 33, 34 の上方にはカラーフィルタ 38 が設けられ、カラーフィルタ 38 と遮光膜 36 との間の遮光膜開口 36a を避けた位置に、第 2 層配線 37b と第 3 層配線 37c が層間絶縁膜を介して積層されている。そして、第 3 層配線 37c の上に、平坦化膜を介してマイクロレンズ（トップレンズ）39 が設けられる。

【0074】

このように、本実施形態によれば、複数の小画素 31, 32, 33, 34 を一カ所に集中配置して 1 つの画素部 30 とし、1 つの画素部内の小画素間の距離を、隣接する画素部内の小画素との距離より小さくしたため、高解像度化を図って各小画素 31, 32, 33, 34 の微細化を図っても遮光膜 36 の開口 36a を大きく取ることができ、感度の高い画像を撮像することが可能となる。各開口 36a の開口径（直径または対角線長さ） t は、赤色の波長 λ (nm) に対して、例えば $t = \lambda \sim 2\lambda$ まで微細化したとしても各色成分に対応した 3 色あるいは 4 色の出力信号が減衰することはない。

【0075】

また、各小画素 31, 32, 33, 34 は最小加工寸法の素子分離帯 35 によって面分割されるため、従来と同一の製造プロセス、設計ルール及びチップサイズであっても、小画素間の距離を短くでき、偽色の発生が抑制される。

【0076】

更に、本実施形態では、各小画素 31, 32, 33, 34 を集中して配置し、その周辺に周辺回路や信号配線、制御線を配置する構成としたため、半導体基板のチップ面積に対する光電変換部の領域を従来より広くとることが可能となり、入射光の利用効率が改善する。

【0077】

しかも、本実施形態に係る CMOS イメージセンサでは、各画素部 30 における入射光の入射通路の広さが広くなり（従来の CMOS イメージセンサでは信号配線や制御線が入射光の妨げとなっていたが、本実施形態では、信号配線等が画素部 30 内の小画素に入射する光を妨げることがない。）、このため、マイクロレンズ 39 を使用しなくても十分な感度を得ることができ、また、マイクロレン

ズ 39 を用いれば、更に入射光の利用効率を向上させることができる。

【0078】

図 4 に示す実施形態では、例えば Mg のカラーフィルタを通った斜めの入射光は G 用の小画素 34 にも入射してしまうことになる。しかし、本実施形態の CMOS イメージセンサでは、1 つの画素部に入射した光の中の Ye, Cy, Mg, G の大凡の比率が分かれば良く、厳密な比率を検出する必要はない。従って、1 つのマイクロレンズ 39 が遮光膜 36 の 1 つの開口 36 a 全体を覆う様に各開口 36 a 毎にマイクロレンズ 39 を設け、しかも、単に対応する開口 36 a 内に入射光を集光するだけで良いため、マイクロレンズの製造が容易となる。

【0079】

尚、上述した画素部 30 の形状および画素部 30 を面分割した小画素の数及びその形状は、図 3 に示す例に限定されるものではなく、各小画素が互いに近接して画素部を形成すれば、如何なる形状や数でもよい。また、本実施形態では、図 3 に示す様に、アンプ（周辺回路）6 を各小画素に設けたアクティブ型の CMOS イメージセンサについて説明したが、各小画素がアンプを持たないパッシブ型の COMS イメージセンサにも適用することができる。更に、CMOS イメージセンサの受光面 20 上における画素部 30 の配列は、図 1 に示す正方格子配列でも、また、正方格子配列を 45° 回転した所謂ハニカム画素配列であってもよい。これらは、以下の実施形態でも同様である。

【0080】

（第 2 の実施形態）

図 5 は、本発明の第 2 の実施形態に係る各画素部 30 内の分光感度の配置例を示す図である。上述した第 1 の実施形態では、図 2 に示す様に、各画素部 30 内の分光感度の配置が全ての画素部内で同一となっている。これに対し、本実施形態では、各画素部 30 内における分光感度の配置（この例では、カラーフィルタの配置）を規則的に変化させている。これにより、分光感度の配列に起因する周期的な偽信号をさらに低減することが可能である。

【0081】

カラーフィルタの配列を変える手法には、①列、或いは行毎に上下、左右の色

配置を交互に交換する。②受光面 20 の中心部と周辺部において短波長に対応するカラーフィルタと長波長に対応するカラーフィルタの配列を変えることによって、受光面 20 の周辺或いは遮光膜開口部周辺における光のケラレ（シェーディング）を改善する。などが考えられる。

【0082】

カラーフィルタの配置を変えた場合には、読み出される画素信号に含まれる色成分が変わるが、配置変更のデータを外部処理回路にもたせることによって正しい色信号処理が可能になる。尚、この実施形態は、以下の実施形態とも組み合わせて使用可能である。

【0083】

（第 3 の実施形態）

図 6 は、本発明の第 3 の実施形態に係る CMOS イメージセンサの模式図である。上述した第 1 の実施形態では、周辺回路 6 を画素部 30 の両側の短冊状の領域に形成したが、本実施の形態では、周辺回路 6 を、矩形の各画素部 50 の角部に集中して形成している。

【0084】

図 7 は、画素部 50 の 1 個分及び隣接画素部 50 の隣接部分の拡大図である。尚、この例では、原色系のカラーフィルタ（R，G1，G2，B：緑色 G として G1，G2 の 2 種類）を用いた例を示している。

【0085】

このように周辺回路を各光電変換部のコーナに集中配置することで、周辺回路であるリセット回路や電源供給回路、コンタクト部分や配線部分を共通化あるいは簡略化でき、CMOS イメージセンサのチップ面積中に占める光電変換部の領域が大きくなり、面積利用効率が第 1 実施形態に比べて更に改善する。

【0086】

また、第 1 の実施形態では、画素部 30 を構成する小画素 31，32，33，34 を同一面積としたが、本実施形態では、画素部 50 を構成する小画素 52，53，54，55 の各面積が互いに異なるようにしている。各小画素 52，53，54，55 の面積は、単位面積当たりの相対的な分光感度の大きさに逆比例の

関係で形成するのが好ましい。すなわち、感度の高い色を検出する小画素（図示の例では赤色（R）を検出する小画素 55）の面積を小さくし、感度の低い色（図示の例では青色（B）を検出する光電変換部 52 については面積を大きくする。これにより、感度バランスを最適化することが可能となる。

【0087】

（第4の実施形態）

図8は、本発明の第4実施形態に係るCMOSイメージセンサの模式図である。この実施形態では、各画素部60に、原色系の小画素（R，G，B）の他、第4の分光感度を持つ小画素を設けている。

【0088】

第4の分光感度とは、例えば、図9に示す様に、波長520nm付近にピークを持つ分光感度である。図10は、等色関数（人間の視感度）を示すグラフであり、赤色（R）には520nm付近に負の部分Aがあり、これを実現しないと、忠実な色再現ができない。そこで、本実施形態では、第4の分光感度を持つ小画素によって波長520nm付近の光量に対応する信号電荷量を検出し、これを赤色Rの光量に対する信号電荷量から減算することで、等色関数の負の部分Aに相当する分光感度を実現し、人間の目の感じる通りの色再現を行うことを可能としている。

【0089】

（第5の実施形態）

図11は、本発明の第5の実施形態に係るCMOSイメージセンサの模式図であり、図12は、画素部1つ分の拡大説明図である。この実施形態のCMOSイメージセンサはストライプパターンの原色系（R，G，B）のカラーフィルタを使用しており（図11は、ストライプパターンのカラーフィルタ層が形成された上に、各画素部60毎に開口を持つ遮光膜65を被せた状態を示す。）、1つの画素部60が集中配置された3つの小画素61，62，63によって構成され、各小画素61，62，63の周辺回路が画素部60の右脇に形成され、周辺回路及び配線領域が遮光膜65によって遮光される様になっている。

【0090】

本実施形態では、各小画素 61, 62, 63 から出力される R, G, B の各色信号を一本の信号線 66 で読み出す構成をとっており、これにより、周辺回路として設ける必要のある出力アンプ 67 を、画素部 60 の各小画素 61, 62, 63 で共通化でき、周辺回路部分の専有面積の縮小と、各小画素 61, 62, 63 毎に出力アンプを設けた場合のアンプ間の特性バラツキの影響を無くすることができる利点がある。

【0091】

また、本実施形態では、ストライプパターンのカラーフィルタを使用しているため、カラーフィルタの微細化と製造歩止まりの向上を図ることができる。

【0092】

(第6の実施形態)

図13は、本発明の第6実施形態に係るCMOSイメージセンサの模式図である。図11に示す実施形態と同じ図であるが、本実施形態では、カラーフィルタは設けずに、画素部70を構成する各小画素のフォトダイオード構造によって分光感度R, G, Bを持たせている。

【0093】

図14は、図13のXIV—XIV線断面図である。この図14において、青色(B)の分光感度を持つ小画素71は、N型シリコン基板(N—Sub)80上に深さ $d = 1 \sim 3 \mu\text{m}$ のPウェル層81を形成し、Pウェル層81の表面に、深さ $d = 0.25 \mu\text{m}$ のN型不純物層82を形成し、更にその表面に、所定深さの表面P+層83を形成することで構成される。

【0094】

上記の小画素71と高濃度P型不純物層でなる素子分離帯75で分離される緑色(G)の分光感度を持つ小画素72は、N型シリコン基板(N—Sub)80上に形成されるPウェル層81の深さ d を $d = 3 \sim 4 \mu\text{m}$ とし、このPウェル層81の表面に、深さ $d = 0.7 \mu\text{m}$ のN型不純物層84を形成し、更にその表面に、所定深さの表面P+層85を形成することで構成される。

【0095】

上記の小画素72と高濃度P型不純物層でなる素子分離帯76で分離される赤

色 (R) の分光感度を持つ小画素 73 は、N 型シリコン基板 (N-Sub) 80 上に形成される P ウェル層 81 の深さ d を $d = 4 \sim 6 \mu\text{m}$ とし、この P ウェル層 81 の表面に、深さ $d = 1.8 \mu\text{m}$ の N 型不純物層 86 を形成し、更にその表面に、所定深さの表面 P+ 層 87 を形成することで構成される。

【0096】

隣接する画素部 70 との境界は LOCOS 領域 89 で素子分離される。隣接する画素部 70 との間に周辺回路部 (図示せず) や第 1 層配線部 88 を設け、第 1 層配線部 88 の上部を遮光膜 90 で覆う構造となっている。また、画素部 70 の上方に平坦化膜 91 を介して積層される第 2 層配線部 92 は、各小画素 71, 72, 73 の受光面を避けた位置 (図示する例では、紙面の向こう側に存在する隣接画素部との境界部分) に形成される。

【0097】

各小画素の PN 接合部分に光が入射すると、PN 接合の N 型不純物層 82, 84, 86 に電荷が蓄積される。長波長の光ほど、基板内への侵入距離が深いため、PN 接合面の深さが浅い小画素 71 には青色の光量に応じた電荷が蓄積され、中間の深さの小画素 72 には緑色の光量に応じた電荷が蓄積され、最も深い小画素 73 には赤色の光量に応じた電荷が蓄積される。

【0098】

一方、各々の分光特性の長波長側についても減衰する特性となることが忠実な色信号処理を行う上で重要である。本実施形態では、P ウェル層 81 の深さについても各分光特性に対応して異ならせている。すなわち、青 (B)、緑 (G)、赤 (R) を夫々検出する小画素 71, 72, 73 の順に P ウェル層 81 を深くしている。その結果、小画素 71 において緑色 (G) より長い波長の光によって発生した光電荷は N 型基板 80 に流出し、小画素 72 において赤色 (R) より長い波長の光によって発生した光電荷は N 型基板 80 に流出し、小画素 73 において可視光波長域外の赤外波長の光によって発生した光電荷は N 型基板 80 に流出する様になっている。

【0099】

これにより、各小画素 71, 72, 73 に蓄積される信号電荷の波長依存性 (

分光特性)は、図15に示す様に、各R、G、Bで夫々短波長側と長波長側が立ち下がる山形となり、色の識別性が向上し、これらの分光特性を持つ光電変換部によって検出した色信号による色再現性が向上する。

【0100】

尚、本実施形態では、小画素71、72、73の表面に設けた表面P+層をいずれも同一深さとしているが、小画素71、72、73の順に表面P+層を深くしてもよい。また、この第6の実施形態では、マイクロレンズを搭載していないが、第1の実施形態と同様に、遮光膜の開口毎にマイクロレンズを設けることでもよい。

【0101】

(第7の実施形態)

図16は、本発明の第7の実施形態に係るCMOSイメージセンサの断面図である。図14に示す第6の実施形態に係るCMOSイメージセンサと基本的に同じ構成であるが、異なる点は、図16に示す様に、Bの分光感度を持つ小画素71の上に、更に、青色(B)のカラーフィルタ95も被せ、フォトダイオード構造自体で持つことができるBの分光特性を、カラーフィルタ95によって更にシャープな山形とした点である。R、G、Bのうちの一色でも分光特性がシャープになると、色の再現性がより良くなる。尚、小画素72の上にも緑色のカラーフィルタを被せてもよい。

【0102】

(第8の実施形態)

図17は、本発明の第8の実施形態に係るCMOSイメージセンサの断面図である。図16に示す第7の実施形態に係るCMOSイメージセンサと基本的に同じであるが、異なる点は、図17に示す様に、Bの分光感度を持つ小画素71のダイオード構造(Pウェル層81の深さ、N型不純物層82の深さ)がGの分光感度を持つ小画素72(図21(b))の構造と同じであり、小画素71、72のフォトダイオード構造がGの分光感度を持つように最適化されている点である。

【0103】

小画素 71 は、そのダイオード構造が G の分光感度を持つように最適化されていても、青色のカラーフィルタ 95 によって青色の光量に応じた電荷が蓄積される。この実施形態によれば、小画素 71 と小画素 72 とを同一構造に製造できるため、製造プロセスが容易になるという利点がある。

【0104】

尚、以上の各実施形態では、MOS 型イメージセンサとして CMOS イメージセンサを例に説明したが、他の種類の NMOS イメージセンサや PMOS イメージセンサにも本発明を適用可能である。

【0105】

(第 9 の実施形態)

図 18 は、上述したいずれかの実施形態に係る CMOS イメージセンサを搭載したデジタルカメラの一構成例を示す図である。デジタルスチルカメラやデジタルビデオカメラあるいは携帯電話機等の小型電子機器に搭載されたカメラ等のデジタルカメラは、図示しない集光光学系によって結像された被写体画像の光信号を受光して電気信号に変換する CMOS イメージセンサ 10 と、このイメージセンサ 10 から出力されるデジタル画像信号を取り込んで JPEG 圧縮したり伸張したりあるいは DRAM 制御を行ったりするデジタル処理回路 11 と、このデジタル処理回路 11 に接続された DRAM 12 と、デジタルカメラ全体を統括制御するシステムマイコン 13 と、撮像された画像データを記録する記録メディア 14 と、これらを相互に接続するバス 15 とを備える。

【0106】

本実施形態に係るデジタルカメラでは、例えば図 11 に示す CMOS イメージセンサを搭載していた場合、各画素部 60 における赤色、緑色、青色の各信号成分は、夫々自身が有する小画素 61, 62, 63 の検出信号だけを用い、周りの画素部 60 の R, G, B の信号から求めることはしない。これにより、デジタル処理回路 11 の処理負荷が軽減し、他の画像処理の高速化を図ることが可能となる。

【0107】

また、本実施形態に係るデジタルカメラでは、上述した構成の CMOS イメー

ジセンサを用いるため、偽信号（モアレ）や偽色の発生を抑えた高感度，高解像度且つ忠実な色再現を行ったカラー画像を撮像することが可能となる。

【0108】

【発明の効果】

本発明によれば、偽信号（モアレ）や偽色の発生を抑えた高感度，高解像度，低電圧，低消費電力駆動且つ忠実な色再現を可能にする安価な単板式のMOS型イメージセンサとデジタルカメラを提供することができる。また、本発明のMOS型イメージセンサでは、複数の信号線や制御線を束ねこれらを画素部（光電変換領域）の周囲に設けたため、これらの信号線や制御線が入射光の小画素への正確な集光を妨げることがなくなるという効果を奏する。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係るCMOSイメージセンサの模式図である。

【図2】

図1に示すCMOSイメージセンサの各画素部内の分光感度配置例を示す図である。

【図3】

図1に示すCMOSイメージセンサの画素部の1個分の拡大説明図である

【図4】

図3のIV—IV線断面図である。

【図5】

本発明の第2の実施形態に係るCMOSイメージセンサの各画素部内の分光感度配置例を示す図である。

【図6】

本発明の第3の実施形態に係るCMOSイメージセンサの模式図である。

【図7】

図6に示す画素部の1個分の拡大説明図である。

【図8】

本発明の第4の実施形態に係るCMOSイメージセンサの模式図である。

【図 9】

第 4 の実施形態で用いる第 4 の分光感度の説明図である。

【図 10】

R, G, B の等色関数を示すグラフである。

【図 11】

本発明の第 5 の実施形態に係る CMOS イメージセンサの模式図である。

【図 12】

図 11 に示す画素部 1 つ分の拡大説明図である。

【図 13】

本発明の第 6 の実施形態に係る CMOS イメージセンサの模式図である。

【図 14】

図 13 の XIV—XIV 線断面図である。

【図 15】

第 6 の実施形態に係る CMOS イメージセンサの各小画素の分光特性を示すグラフである。

【図 16】

本発明の第 7 の実施形態に係る CMOS イメージセンサの画素部 1 つ分の断面図である。

【図 17】

本発明の第 8 の実施形態に係る CMOS イメージセンサの画素部 1 つ分の断面図である。

【図 18】

本発明の一実施形態に係るデジタルカメラのブロック構成図である。

【図 19】

従来の CMOS イメージセンサの模式図である。

【図 20】

(a) 従来の CMOS イメージセンサの断面図である。


(b) 従来の CMOS イメージセンサの各画素部分の等価回路図である。

【符号の説明】


10 CMOSイメージセンサ
20 イメージセンサ受光面
30, 50, 60, 70 画素部
31, 32, 33, 34, 52, 53, 54, 55, 61, 62, 63, 71,
72, 73 小画素
35, 75, 76 高濃度P型不純物層 (素子分離帯)
36, 65, 90 遮光膜
36a 遮光膜の開口
37 配線部
38, 95 カラーフィルタ
40, 80 N型基板
41, 81 Pウェル層
42, 43, 82, 84, 86 N型不純物層
83, 85, 87 表面P⁺層

【書類名】 図面


【図 1】




【図 2】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 13】




【図 15】




【図 17】




【図 18】



【図 19】




(b)




【図 20】

(a)



(b)



【書類名】 要約書

【要約】

【課題】 偽信号（モアレ）や偽色の発生を抑えた高感度，高解像度且つ忠実な色再現が可能な画像信号を得る。

【解決手段】 半導体基板表面にアレイ状に配設された複数の光電変換領域を含むCMOSイメージセンサであって、光電変換領域30の個々の内側が夫々複数の異なる分光感度の光電変換信号を出力する複数の区画31，32，33，34に素子分離帯35によって面分割され、且つ、各区画31，32，33，34に接続される周辺回路6が前記光電変換領域30の周辺部に配置される。これにより、偽信号や偽色の発生が抑えられ、高感度，高解像度の色再現性の優れた画像データを得ることが可能となる。

【選択図】 図3

特願 2 0 0 2 - 3 4 9 9 2 1

出 願 人 履 歴 情 報

識別番号

[3 9 1 0 5 1 5 8 8]

1. 変更年月日

1 9 9 1 年 7 月 3 1 日

[変更理由]

新規登録

住 所

宮城県黒川郡大和町松坂平 1 丁目 6 番地

氏 名

富士フイルムマイクロデバイス株式会社

特願 2 0 0 2 - 3 4 9 9 2 1

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 5 2 0 1]

1. 変更年月日

1 9 9 0 年 8 月 1 4 日

[変更理由]

新規登録

住 所

神奈川県南足柄市中沼 2 1 0 番地

氏 名

富士写真フイルム株式会社